Senior Formal Verification Engineer – Vector Unit

🕒 Julho 6

🤠 Texas – Remoto

🤠 Texas – Remote

⏰ Tempo Integral

🟠 Sênior

🧑‍💻 Engenheiro Full-stack

Candidatar-se

Encontrar Vagas Remotas Similares

Configurar Alerta de Email para Novas Vagas

📊 Verifique sua pontuação de currículo para esta vaga

Melhore suas chances de conseguir uma entrevista verificando sua pontuação de currículo antes de se candidatar.

Enviar Currículo

TechBiz Global

SiteLinkedInTodas as Vagas

51 - 200 funcionários

📣 Marketing

📦 Logística

🎯 Recrutamento

Marketing • Logistics • Recruitment

TechBiz Global é uma empresa líder em recrutamento e desenvolvimento de software, especializada em conectar negócios a talentos de alto nível em mais de 28 países. A companhia atende clientes que vão de startups a grandes empresas, oferecendo expertise na contratação de posições‑chave em setores como FinTech. Além da aquisição de talentos, a TechBiz Global oferece serviços completos de desenvolvimento de software para transformar a visão dos clientes em realidade, impulsionando transformações digitais com engenheiros especialistas. A empresa também fornece serviços estratégicos de consultoria de CTO e soluções flexíveis de outstaffing e outsourcing, ajudando os negócios a gerir o crescimento e otimizar processos de tecnologia. Reconhecida como uma empresa de destaque em recrutamento e consultoria em TI, a TechBiz Global é dedicada a entregar soluções personalizadas e inovadoras a seus clientes, garantindo que tenham as ferramentas necessárias para o sucesso.

Descrição

• Design, deploy, and maintain robust formal verification environments for complex Vector Unit sub-blocks • Implement advanced word-level modeling, bit-blasting, and algebraic rewriting strategies • Independently diagnose and resolve proof-convergence failures, over-constraints, and state-space explosions • Develop formal environments to mathematically prove compliance with the RISC-V Vector Extension specification • Collaborate closely with simulation engineers to ensure maximum bug-hunting efficiency

🎯 Requisitos

• B.S./M.S. in Computer Engineering, Electrical Engineering, or Computer Science; or a Ph.D. in formal methods or computer arithmetic • 5+ years of production-grade hardware verification experience (or Ph.D. + 1–3 years) • Strong specialization in arithmetic formal verification, algebraic rewriting, and word-level modeling • Good working knowledge of high-width execution pipelines, vector execution units, or floating-point/integer arithmetic hardware • Proficient command of commercial EDA formal tools (e.g., Cadence JasperGold/DPV, Synopsys VC Formal, Siemens OneSpin) • Native fluency in SystemVerilog and SVA; Scripting proficiency (Python, Tcl, or Bash)

🏖️ Benefícios

• Professional development opportunities • Flexible working arrangements