
51 - 200 funcionários
Fundada em 2016
🏭 Manufatura
💼 Consultoria
🤖 Inteligência Artificial
Manufacturing • Consulting • Artificial Intelligence
A Tenstorrent é uma empresa de tecnologia de ponta com sede em Santa Clara, CA, especializada em semicondutores de IA e soluções de computação. Eles desenvolveram produtos avançados como o TT-QuietBox, uma estação de trabalho resfriada a líquido projetada para desenvolvimento de modelos de IA, e o Tenstorrent Galaxy, um servidor de computação de IA de alto desempenho. Recentemente, a Tenstorrent garantiu mais de $693 milhões em financiamento Série D para aprimorar suas capacidades de chips de IA e desafiar líderes de mercado no setor de data centers de IA.
🕒 Março 18
🇩🇪 Alemanha – Remoto
⏰ Tempo Integral
🟠 Sênior
🔴 Especialista
⚙️ Eng. de Desenv. de Software em Teste (SDET)
👻 Score fantasma 35%
🗣️🇺🇸🇬🇧 Inglês obrigatório
Melhore suas chances de conseguir uma entrevista verificando sua pontuação de currículo antes de se candidatar.

51 - 200 funcionários
Fundada em 2016
🏭 Manufatura
💼 Consultoria
🤖 Inteligência Artificial
Manufacturing • Consulting • Artificial Intelligence
A Tenstorrent é uma empresa de tecnologia de ponta com sede em Santa Clara, CA, especializada em semicondutores de IA e soluções de computação. Eles desenvolveram produtos avançados como o TT-QuietBox, uma estação de trabalho resfriada a líquido projetada para desenvolvimento de modelos de IA, e o Tenstorrent Galaxy, um servidor de computação de IA de alto desempenho. Recentemente, a Tenstorrent garantiu mais de $693 milhões em financiamento Série D para aprimorar suas capacidades de chips de IA e desafiar líderes de mercado no setor de data centers de IA.
• Help design and deliver the core hardware modules inside our next generation chiplet based SoCs for automotive products. • Ensure our multi-die SiP platforms meet aggressive performance, quality, and safety targets. • Define test strategy for multi chiplet packages from initial silicon through high volume production. • Feed lessons learned back into next generation SiP architectures, DFT strategy, and test content.
• 10+ years of experience working across multiple teams and multiple companies to coordinate test, yield, and quality efforts. • Experienced with bringing ASICs from design phase through production ramp, managing wafer yield, and analyzing field failure rates. • Able to translate system and safety requirements into concrete constraints on package architecture, DFT insertion, and ATE or SLT test content. • Confident working directly with foundry, OSAT, and ATE vendors to debug issues. • Comfortable working in a cross functional role that extends beyond DFT, including low power designs with multiple clock domains.
• Competitive salary • Health insurance • Professional development opportunities • Remote work options • Equal opportunity employer
Candidatar-se