Ingénieur principal en intégration ASIC

Emploi pas sur LinkedIn

🔥 il y a 29 minutes

🇪🇺 Europe – Télétravail

⏳ Contrat

🔴 Expert

💻 Ingénieur Solutions

👻 Score fantôme 10%

Ce que ça veut dire : la probabilité que cette offre reste ouverte sans recrutement actif.Comment le lire : 60 % ou plus, on pense que c'est une offre fantôme. Un score plus bas est moins inquiétant.Comment on la calcule : ancienneté, republications, postes ouverts vs taille de l'équipe, rapidité de clôture, et si le salaire est indiqué.À noter : une estimation à partir de données publiques, pas un jugement sur l'entreprise. De vraies offres peuvent avoir un score élevé, alors prenez-le comme un indice, pas comme un fait.

Postuler Maintenant

Trouver des Emplois à Distance Similaires

Configurer une alerte email pour les nouveaux emplois

📊 Vérifiez votre score de CV pour ce poste

Améliorez vos chances d'obtenir un entretien en vérifiant votre score de CV avant de postuler.

Télécharger le CV

Avenga

Site WebLinkedInTous les Emplois

5001 - 10000 employés

💼 Conseil

🏭 Fabrication

🏥 Santé

💰 Private equity en 2017-02

Consulting • Manufacturing • Healthcare

Avenga est une entreprise internationale de technologie et d'ingénierie logicielle qui combine services de conseil, développement de produits et transformation numérique pour aider les entreprises à résoudre des défis complexes d'affaires et sociétaux. Avec plus de 6 000 professionnels présents dans plusieurs pays et des décennies d'expérience, Avenga propose des solutions logicielles sur mesure, cloud et d'intégration tout en soutenant des clients de divers secteurs et en fournissant des services d'acquisition de talents et de développement de carrière en interne.

Description

• Collaborer avec les ingénieurs électriciens afin de définir les exigences, d’évaluer les options architecturales et d’élaborer les spécifications des ASIC • Piloter les analyses d’arbitrage au niveau système portant sur les performances, la consommation, la surface de la puce, le coût unitaire, la fabricabilité, le rendement et la préparation à la production • Piloter l’évaluation technique, la sélection et l’intégration d’IP semi-conducteurs tierces, notamment analogiques, de calcul, de mémoire et autres • Représenter l’équipe d’ingénierie électrique lors des échanges techniques avec les fonderies, les partenaires OSAT et les fournisseurs d’IP • Suivre les feuilles de route des technologies des semi-conducteurs et résoudre les contraintes et goulets d’étranglement de fabrication avec les partenaires externes • Orienter la sélection du nœud technologique et du PDK en fonction des performances, de la consommation, du coût, du rendement et du niveau de maturité de la fonderie • Intégrer les principes de Design-for-Cost, Design-for-Manufacturing, Design-for-Assembly et Design-for-Yield tout au long des phases d’architecture et de conception • Encadrer le floorplanning, l’optimisation de la surface de la puce, le nombre et le placement des broches, ainsi que les choix de packaging • Apporter une expertise technique aux modèles de coûts des semi-conducteurs couvrant l’économie des wafers, la localisation des OSAT, le packaging, le temps de test, le rendement et les facteurs déterminant le coût unitaire • Collaborer avec les ingénieurs test et validation afin de définir des stratégies maximisant la couverture de fautes tout en réduisant le temps de test et les coûts de production • Intégrer la résilience de la chaîne d’approvisionnement et la flexibilité liée au multi-sourcing dans les décisions d’architecture et de fabrication • Analyser les rendements des lignes de production et les données de test du silicium afin d’identifier des opportunités d’amélioration continue • Collaborer avec les parties prenantes techniques et commerciales tout au long du cycle de vie complet de l’ASIC, de l’architecture et de la sélection technologique au tape-out, à la fabrication, aux tests et à l’optimisation du rendement

🎯 Exigences

• Au moins 8 ans d’expérience en microarchitecture ASIC, en conception ASIC ou en conception SoC dans un environnement d’ingénierie électrique • Plusieurs tape-outs ASIC ou SoC menés à bien • Expérience de la conduite de conceptions sur l’ensemble du cycle de développement • Solide compréhension de l’architecture et de la microarchitecture ASIC et SoC, y compris des arbitrages architecturaux au niveau système • Expérience pratique de l’évaluation, de la sélection et de l’intégration d’IP semi-conducteurs tierces, notamment analogiques, de calcul et de mémoire • Compréhension des procédés de fabrication des fonderies de semi-conducteurs, des nœuds technologiques et des PDK • Connaissance du packaging des semi-conducteurs, de l’assemblage, des méthodologies de test, de la couverture de fautes et de l’optimisation des tests de production • Compréhension des fondamentaux du rendement, des données de test du silicium, de l’analyse du rendement des lignes de production et de l’optimisation du rendement • Familiarité avec les principes de Design-for-Cost, Design-for-Manufacturing, Design-for-Assembly et Design-for-Yield • Compréhension de l’économie des wafers, des opérations OSAT, des coûts de packaging et de test, ainsi que des facteurs déterminant le coût unitaire des semi-conducteurs • Capacité à évaluer les décisions techniques au regard du coût de la nomenclature système (BOM), de la faisabilité industrielle, des délais de production et des risques liés à la chaîne d’approvisionnement • Aisance dans la collaboration avec les fonderies, les partenaires OSAT, les fournisseurs d’IP et des équipes internes pluridisciplinaires • Disponibilité pour des déplacements professionnels internationaux réguliers, notamment au Danemark

🏖️ Avantages

• Égalité des chances en matière de recrutement, d’évolution professionnelle et d’accès aux fonctions de direction • Participation à un projet d’ingénierie international d’une durée prévue d’au moins un an, avec possibilité de prolongation d’un an supplémentaire