Verification Engineer

🕒 il y a 1 mois

Postuler Maintenant

Trouver des Emplois à Distance Similaires

Configurer une alerte email pour les nouveaux emplois

📊 Vérifiez votre score de CV pour ce poste

Améliorez vos chances d'obtenir un entretien en vérifiant votre score de CV avant de postuler.

Télécharger le CV

Delos Data

Site WebLinkedInTous les Emplois

11 - 50 employés

🏭 Fabrication

💼 Conseil

📦 Logistique

Manufacturing • Consulting • Logistics

Delos Data est une entreprise spécialisée dans le développement de logiciels, de systèmes et de silicium, créant des interconnexions et infrastructures optimisées pour l'inférence de l'IA. Elle se concentre sur la distribution efficace de la puissance de calcul et de la mémoire afin d'accélérer et de rendre plus réactive l'inférence, tout en offrant une visibilité en temps réel sur une infrastructure d'IA toujours active et en positionnant leur technologie pour les déploiements d'IA en entreprise. Delos met l'accent sur la conception de réseaux et de matériel spécifiques à l'inférence plutôt que de réutiliser les solutions HPC ou de formation sur le cloud, et s'engage avec la communauté de l'IA lors d'événements comme le NVIDIA GTC.

Description

• Develop, implement, and maintain RTL verification environments using UVM or equivalent methodologies • Create and execute coverage-driven verification plans aligned with design specifications • Develop directed and constrained-random test cases and sequences to validate functionality and identify corner cases • Analyze simulation results, debug complex verification and design issues, and perform root-cause analysis in collaboration with RTL design engineers • Implement and track functional and code coverage, driving verification to closure • Develop reusable verification components and write SystemVerilog Assertions (SVA) • Participate in design and verification reviews, providing input on design testability, correctness, and optimization • Automate regression testing and enhance verification infrastructure using Python and scripting • Contribute to continuous improvement of verification processes, tools, and methodologies

🎯 Exigences

• Bachelor’s or Master’s degree in Electrical Engineering, Computer Engineering, or a related field • 7+ years of experience in digital design verification • Strong hands-on experience with UVM-based or similar verification methodologies • Proficiency in SystemVerilog, UVM, and Python • Experience with industry-standard EDA tools (e.g., Synopsys VCS, Siemens/Mentor Questa, Cadence Xcelium) • Solid understanding of digital design fundamentals • Experience verifying standard bus and interconnect protocols such as AXI, AXI-S, and APB • Experience with high-speed communication protocols including PCIe, Ethernet (10G/40G/100G), SPI, and I²C • Strong analytical and problem-solving skills • Clear written and verbal communication skills for cross-functional collaboration • High attention to detail and ability to deliver reliable, high-quality verification outcomes • Ability to work independently and manage tasks to completion.

🏖️ Avantages

• meaningful equity • benefits • 401(k)