Senior DFT Engineer

🕒 il y a 2 mois

🌵 Arizona, Colorado, +2 états de plus – Distant

🌵 Arizona – Remote ⛰️ Colorado – Remote 🐊 Florida – Remote 🌲 North Carolina – Remote

💵 $136 000 - $218 500 / an

⏰ Temps Plein

🟠 Senior

👷🏻‍♀️ Ingénieur

🦅 Parrain de Visa H1B

Cette entreprise a parrainé des visas H1B par le passé.

Postuler Maintenant

Trouver des Emplois à Distance Similaires

Recevoir des emails pour des emplois à distance

📊 Vérifiez votre score de CV pour ce poste

Améliorez vos chances d'obtenir un entretien en vérifiant votre score de CV avant de postuler.

Télécharger le CV

NVIDIA

Site WebLinkedInTous les Emplois

10 000+ employés

Fondée en 1993

🤖 Intelligence artificielle

🎮 Jeux vidéo

Artificial Intelligence • Gaming • Automotive

NVIDIA est une entreprise technologique de premier plan, spécialisée dans le calcul accéléré et l’intelligence artificielle (IA). NVIDIA est à l’avant‑garde des avancées en GPU (processeurs graphiques), cloud computing, centres de données et réalité virtuelle, avec un accent particulier sur les secteurs du gaming, de l’automobile, de la santé et de la robotique. Ses innovations, telles que NVIDIA Omniverse, transforment les processus numériques traditionnels en permettant des simulations haute fidélité et des tâches de rendu de pointe. Ses applications couvrent de nombreux secteurs, des véhicules autonomes avec NVIDIA DRIVE aux solutions de santé avec NVIDIA Clara, ainsi que des analyses et workflows pilotés par l’IA.

Description

• Define and implement SCAN, MBIST, and JTAG debug structures, applying sophisticated DFT techniques to drive post-Si testing plans • Drive the creation of ATPG and MBIST test vectors • Build DFT timing constraints and partner with the Physical Design and STA sign-off team to ensure timing closure in DFT mode • Work closely with the post-silicon team to bring up test patterns on silicon, ensuring flawless bringup • Collaborate with the CAD methodology team to introduce innovative and intelligent AI driven optimizations, improving efficiency in DFT implementation

🎯 Exigences

• Bachelor's or M.S. in Computer Engineering or Electrical Engineering (or equivalent experience) • 5+ years of industry experience in DFT for high-performance ASICs • Practical experience with SCAN/MBIST/Test generation tools and processes for large SoC/ASIC • Domain expertise in DFT techniques such as ATPG, test pattern translation, yield learning, scan compression, MBIST, IEEE 1500 standard, and LBIST • Familiarity with ATPG Streaming SCAN Network (SSN) implementation • Experience with UDFMs like Cell Aware and Small Delay Defect • Consistent track record in yield estimation and test optimization • Experience working with real silicon in the lab and debugging DFT test sequences on ATE to resolve silicon issues • Solid understanding of RTL to GDS methodologies and formal equivalence • Excellent coding skills in Tcl and Python • Outstanding interpersonal and organizational skills with a strong desire to work as part of a team with varied strengths.

🏖️ Avantages

• equity • benefits