Senior Engineer, Analog Mixed-Signal Design

🕒 il y a 3 mois

🇩🇪 Allemagne – Télétravail

⏰ Temps Plein

🟠 Senior

🧑‍💻 Développeur Full-Stack

👻 Score fantôme 16%

Ce que ça veut dire : la probabilité que cette offre reste ouverte sans recrutement actif.Comment le lire : 60 % ou plus, on pense que c'est une offre fantôme. Un score plus bas est moins inquiétant.Comment on la calcule : ancienneté, republications, postes ouverts vs taille de l'équipe, rapidité de clôture, et si le salaire est indiqué.À noter : une estimation à partir de données publiques, pas un jugement sur l'entreprise. De vraies offres peuvent avoir un score élevé, alors prenez-le comme un indice, pas comme un fait.

Postuler Maintenant

Trouver des Emplois à Distance Similaires

Configurer une alerte email pour les nouveaux emplois

📊 Vérifiez votre score de CV pour ce poste

Améliorez vos chances d'obtenir un entretien en vérifiant votre score de CV avant de postuler.

Télécharger le CV

SiTime

Site WebLinkedInTous les Emplois

201 - 500 employés

Fondée en 2005

🏭 Fabrication

💼 Conseil

📦 Logistique

Manufacturing • Consulting • Logistics

SiTime est un leader dans les solutions de synchronisation de précision, spécialisé dans la technologie MEMS (Systèmes Micro-Électro-Mécaniques) qui fournit des dispositifs de synchronisation supérieurs utilisés dans divers secteurs, y compris l'automobile, l'aérospatiale et les communications. Leurs produits innovants améliorent la performance des systèmes, réduisent la taille, et offrent une fiabilité inégalée dans des environnements difficiles, les rendant indispensables dans des applications avancées telles que la 5G, l'IoT et l'électronique automobile.

Description

• Design analog and mixed-signal circuits meeting architectural requirements and technical specifications • Contribute to the architectural definition of the design and chip integration • Perform calculations, design and verification simulations to ensure building blocks meet specifications at the schematic level and after post-layout extraction, while fully provisioning for DFT and DFM • Work closely with Layout Engineers to validate proper layout, using all best-known methods • Document assigned blocks, and hold preliminary and final design review meetings • Actively participate in the chip bring up, evaluation and characterization, with emphasis on owned blocks • Work cross-functionally with Product, Characterization, Test, and Application Engineers on issues related to owned circuit blocks • Support other projects as needed by management or as business needs change

🎯 Exigences

• M.S. in Electrical Engineering or related field with minimum 4 years of related experience, or Ph.D. in Electrical Engineering with minimum 2 years of related experience • Excellent academic record with published research projects prototyped and proven in silicon • Detailed knowledge of CMOS circuits and noise analysis • Core expertise in one of the following areas: Integer-N and fractional-N PLL (Sigma-Delta and LC), Sigma-Delta ADCs (preferably > 14 ENOB), Temperature Sensors, Analog and digital filters, Quartz or MEMS Oscillator, Sub-threshold circuits, Low noise regulator and bandgap, High-speed output drivers • Knowledge of programming languages: Matlab, VerilogA, Oceanscript • Ability to oversee circuit layout for critical blocks • Ability to perform noise analysis • Proficient in using Cadence analog design tools

🏖️ Avantages

• Quarterly bonus tied to the achievement of innovation goals • Equity grants