Senior Formal Verification Engineer – Vector Unit

🕒 il y a 1 mois

🤠 Texas – Distant

🤠 Texas – Remote

⏰ Temps Plein

🟠 Senior

👷🏻‍♀️ Ingénieur

Postuler Maintenant

Trouver des Emplois à Distance Similaires

Configurer une alerte email pour les nouveaux emplois

📊 Vérifiez votre score de CV pour ce poste

Améliorez vos chances d'obtenir un entretien en vérifiant votre score de CV avant de postuler.

Télécharger le CV

TechBiz Global

Site WebLinkedInTous les Emplois

51 - 200 employés

📣 Marketing

📦 Logistique

🎯 Recrutement

Marketing • Logistics • Recruitment

TechBiz Global est une entreprise de premier plan dans le recrutement et le développement de logiciels, spécialisée dans la mise en relation des entreprises avec des talents de haut niveau dans plus de 28 pays. Elle sert des clients allant des startups aux grandes entreprises, offrant une expertise dans le recrutement pour des rôles clés dans des secteurs tels que la FinTech. En plus de l'acquisition de talents, TechBiz Global propose des services complets de développement logiciel pour transformer les visions de ses clients en réalité, en soutenant les transformations numériques avec des ingénieurs experts. L'entreprise offre également des services de conseil stratégique en tant que CTO, ainsi que des solutions flexibles d'outstaffing et d'outsourcing, aidant les entreprises à gérer leur croissance et à optimiser leurs processus technologiques. Reconnu comme une firme de premier plan en recrutement IT et en conseil, TechBiz Global s'engage à fournir des solutions personnalisées et innovantes à ses clients, assurant qu'ils disposent des outils nécessaires pour réussir.

Description

• Design, deploy, and maintain robust formal verification environments for complex Vector Unit sub-blocks • Implement advanced word-level modeling, bit-blasting, and algebraic rewriting strategies • Independently diagnose and resolve proof-convergence failures, over-constraints, and state-space explosions • Develop formal environments to mathematically prove compliance with the RISC-V Vector Extension specification • Collaborate closely with simulation engineers to ensure maximum bug-hunting efficiency

🎯 Exigences

• B.S./M.S. in Computer Engineering, Electrical Engineering, or Computer Science; or a Ph.D. in formal methods or computer arithmetic • 5+ years of production-grade hardware verification experience (or Ph.D. + 1–3 years) • Strong specialization in arithmetic formal verification, algebraic rewriting, and word-level modeling • Good working knowledge of high-width execution pipelines, vector execution units, or floating-point/integer arithmetic hardware • Proficient command of commercial EDA formal tools (e.g., Cadence JasperGold/DPV, Synopsys VC Formal, Siemens OneSpin) • Native fluency in SystemVerilog and SVA; Scripting proficiency (Python, Tcl, or Bash)

🏖️ Avantages

• Professional development opportunities • Flexible working arrangements