Verification Engineer

🕒 Outubro 16

🇺🇸 Estados Unidos – Remoto (EUA)

💵 $160.000 - $240.000 / ano

⏰ Tempo Integral

🟠 Sênior

🔴 Especialista

👷🏻‍♀️ Engenheiro

👻 Score fantasma 3%

O que significa: a chance de ninguém estar realmente contratando para esta vaga.Como ler: 60% ou mais significa que achamos que é uma vaga fantasma. Pontuações mais baixas preocupam menos.Como pontuamos: tempo em aberto, republicações, vagas abertas vs tamanho do time, rapidez para fechar vagas, e se o salário está divulgado.Observação: é uma estimativa de dados públicos, não um julgamento da empresa. Vagas reais podem ter pontuação alta, então use como uma dica, não como um fato.

Candidatar-se

Encontrar Vagas Remotas Similares

Delos Data

SiteLinkedInTodas as Vagas

11 - 50 funcionários

🏭 Manufatura

💼 Consultoria

📦 Logística

Manufacturing • Consulting • Logistics

A Delos Data é uma empresa formada por especialistas em software, sistemas e silício, que desenvolvem interconexões especializadas e infraestrutura otimizadas para inferência de IA. Eles focam na distribuição eficaz de computação e memória para tornar a inferência mais rápida e responsiva, oferecendo visibilidade em tempo real em infraestrutura de IA sempre ativa e posicionando sua tecnologia para implantações de IA em empresas. A Delos enfatiza o design de hardware e redes específicas para inferência, em vez de reutilizar soluções de HPC ou treinamento em nuvem, e se envolve com a comunidade de IA em eventos como o NVIDIA GTC.

Descrição

• Develop, implement, and maintain RTL verification environments using UVM or equivalent methodologies • Create and execute coverage-driven verification plans aligned with design specifications • Develop directed and constrained-random test cases and sequences to validate functionality and identify corner cases • Analyze simulation results, debug complex verification and design issues, and perform root-cause analysis in collaboration with RTL design engineers • Implement and track functional and code coverage, driving verification to closure • Develop reusable verification components and write SystemVerilog Assertions (SVA) • Participate in design and verification reviews, providing input on design testability, correctness, and optimization • Automate regression testing and enhance verification infrastructure using Python and scripting • Contribute to continuous improvement of verification processes, tools, and methodologies

🎯 Requisitos

• Bachelor’s or Master’s degree in Electrical Engineering, Computer Engineering, or a related field • 7+ years of experience in digital design verification • Strong hands-on experience with UVM-based or similar verification methodologies • Proficiency in SystemVerilog, UVM, and Python • Experience with industry-standard EDA tools (e.g., Synopsys VCS, Siemens/Mentor Questa, Cadence Xcelium) • Solid understanding of digital design fundamentals • Experience verifying standard bus and interconnect protocols such as AXI, AXI-S, and APB • Experience with high-speed communication protocols including PCIe, Ethernet (10G/40G/100G), SPI, and I²C • Strong analytical and problem-solving skills • Clear written and verbal communication skills for cross-functional collaboration • High attention to detail and ability to deliver reliable, high-quality verification outcomes • Ability to work independently and manage tasks to completion • Experience with formal verification techniques and tools • Experience verifying processor subsystems or SoC-level designs • Authorization to work in the United States is addressed in the application form • Visa sponsorship requirements for work in the United States are addressed in the application form

🏖️ Benefícios

• Meaningful equity • Benefits • 401(k)

📊 Verifique sua pontuação de currículo para esta vaga

Melhore suas chances de conseguir uma entrevista verificando sua pontuação de currículo antes de se candidatar.

Enviar Currículo