ASIC Physical Design Lead

Vaga não está no LinkedIn

🕒 Agosto 5

🇺🇸 Estados Unidos – Remoto (EUA)

⏰ Tempo Integral

🟠 Sênior

🎨 Designer de Produto (UI/UX)

👻 Score fantasma 10%

O que significa: quão provável esta vaga está aberta sem contratação ativa.Como ler: 60% ou mais significa que achamos que é uma vaga fantasma. Pontuações mais baixas preocupam menos.Como pontuamos: tempo em aberto, republicações, vagas abertas vs tamanho do time, rapidez para fechar vagas, e se o salário está divulgado.Observação: é uma estimativa de dados públicos, não um julgamento da empresa. Vagas reais podem ter pontuação alta, então use como uma dica, não como um fato.

Candidatar-se

Encontrar Vagas Remotas Similares

Configurar Alerta de Email para Novas Vagas

📊 Verifique sua pontuação de currículo para esta vaga

Melhore suas chances de conseguir uma entrevista verificando sua pontuação de currículo antes de se candidatar.

Enviar Currículo

Niobium Microsystems

SiteLinkedInTodas as Vagas

11 - 50 funcionários

🏭 Manufatura

💼 Consultoria

🏥 Saúde

💰 $90.000 Grant em 2021-11

Manufacturing • Consulting • Healthcare

A Niobium Microsystems está revolucionando o campo da privacidade de dados e computação de confiança zero ao oferecer soluções de FHE (Fully Homomorphic Encryption). Eles desenvolveram o primeiro acelerador de hardware FHE do setor, uma placa PCIe que melhora significativamente o desempenho do software FHE em todos os principais esquemas, suportando integração perfeita em várias aplicações, como computação em nuvem, detecção de fraudes e pesquisa médica. Sua tecnologia garante a privacidade dos dados mesmo durante o processamento, assegurando que informações sensíveis permaneçam seguras. A Niobium faz parcerias com organizações líderes para trazer privacidade garantida para aplicações de IA generativa e promove padrões em criptografia resistente a quântica.

Descrição

• Own and lead all physical design activities from RTL handoff, floorplanning, and PnR through final GDSII delivery • Define execution strategy, schedules, design methodology, and quality checkpoints for the entire physical design flow • Architect and execute floorplanning strategies for large, hierarchical SoCs • Integrate IPs and macros, define physical partitions and hierarchy, and establish power grid and clock distribution topology • Collaborate with Architecture and RTL teams on physical feasibility, timing closure readiness, and area/power targets • Lead block-level and top-level place and route using industry-standard EDA tools • Drive timing convergence across corners, modes, voltage domains, and operating conditions • Own PPA optimization, congestion mitigation, and physical integrity • Implement CTS and optimize skew, latency, and clock power • Lead IR/EM sign-off strategy, thermal analysis, and full-chip physical verification • Integrate and validate low-power methodologies, including UPF/CPF flows • Partner with DFT and PD teams on scan insertion, BIST structures, test modes, and timing • Work with Packaging and SI teams on bump planning, floorplan constraints, and package-aware timing • Set physical design quality standards, conduct design reviews, and ensure execution through tapeout • Provide technical leadership, mentorship, and coaching to junior and mid-level physical designers • Champion continuous improvement across flows, scripts, and design methodology

🎯 Requisitos

• BS/MS/PhD in Electrical Engineering, Computer Engineering, Computer Science, or related field; advanced degree preferred for leadership roles • 8+ years of relevant experience in ASIC Physical Design • Strong track record of multiple tape-outs at advanced technology nodes; 16nm → 3nm preferred • Deep expertise in floorplanning • Deep expertise in place and route • Deep expertise in CTS • Deep expertise in STA/timing closure • Deep expertise in physical verification and sign-off • Deep expertise in low-power design and UPF • Strong hands-on proficiency with Cadence and/or Synopsys physical design toolchains • Solid understanding of RTL-to-GDS flows, design architecture trade-offs, and SoC integration complexities • Ability to translate product requirements into physical design goals, budgets, constraints, and deliverable plans • Strong communication skills for articulating technical decisions across cross-functional teams • Ability to operate effectively in a distributed team environment • Ability to own schedules, deliverables, and quality in a fast-moving development cycle • Exceptional analytical, debugging, and problem-solving skills with meticulous attention to detail

🏖️ Benefícios

• Competitive salaries • Equity in the form of Incentive Stock Options (ISO) • Employer paid medical insurance plan • Health Savings Account (HSA) with employer contributions • Dental and vision reimbursement account (HRA) • 401(k) retirement plan with employer match • Flexible work location with remote options • Flexible time off