ASIC Core DFT Technical Lead – Scan, ATPG, BIST

🕒 vor 4 Tagen

🏄 California, Massachusetts, +2 weitere Bundesländer – Remote

🏄 California – Remote 🍂 Massachusetts – Remote 🤠 Texas – Remote ☕ Washington – Remote

💵 $186.900 - $267.700 / Jahr

⏰ Vollzeit

🟠 Senior

🧑‍💻 Full-Stack-Entwickler

🦅 H1B-Visum-Sponsor

Dieses Unternehmen hat in der Vergangenheit H1B-Visa gesponsert.

Jetzt Bewerben

Ähnliche Remote-Jobs finden

E-Mail-Benachrichtigung für neue Jobs einrichten

📊 Überprüfen Sie Ihre Lebenslauf-Bewertung für diese Stelle

Verbessern Sie Ihre Chancen auf ein Vorstellungsgespräch, indem Sie Ihre Lebenslauf-Bewertung vor der Bewerbung überprüfen.

Lebenslauf hochladen

Cisco

WebsiteLinkedInAlle Stellen

10.000+ Mitarbeiter

Gegründet 1984

🔧 Hardware

🔐 Sicherheit

🏢 Unternehmen

Hardware • Security • Enterprise

Cisco ist ein multinationales Technologieunternehmen, das Netzwerkinfrastruktur, Software und Dienstleistungen für Unternehmen, Dienstanbieter und Regierungen anbietet. Es produziert Router, Switches, optische Transceiver, programmierbare Chips und Edge-Computing-Plattformen und bietet Sicherheitslösungen, Zusammenarbeitstools (Webex), Überwachungsmöglichkeiten sowie KI-gestützte Software und Support-Dienstleistungen, um Organisationen beim Design, Betrieb und Schutz großflächiger Netzwerke und Rechenzentren zu unterstützen. Cisco liefert zudem professionelle Dienstleistungen, Schulungen und cloudverwaltete Lösungen, um die digitale Transformation und eine KI-bereite Infrastruktur zu fördern.

Beschreibung

• Responsible for implementing the Hardware Design-for-Test (DFT) features that support ATE, in-system test, debug and diagnostics needs of the designs • Responsible for development of innovative DFT IP in collaboration with the multi-functional teams • Work closely with the design/design-verification and PD teams to enable the integration and validation of the Test logic in all phases of the implementation and post silicon validation flows • Your team will participate in the creation of Innovative Hardware DFT & physical design aspects for new silicon device models, bare die & stacked die

🎯 Anforderungen

• Bachelors + 8 years of related experience, or Masters + 6 years of related experience, or PhD + 3 years of related experience • Experience with Jtag protocols, Scan and BIST architectures, including memory BIST, boundary scan and post silicon debug • Experience with ATPG and EDA tools like TestMax, Tetramax, Tessent tool sets, PrimeTime • Prior verification experience including, System Verilog Logic Equivalency checking and validating the Test-timing of the design • Prior experience with Tcl and Python/Perl • Verilog design experience – developing custom DFT logic & IP integration

🏖️ Vorteile

• medical, dental and vision insurance • a 401(k) plan with a Cisco matching contribution • paid parental leave • short and long-term disability coverage • basic life insurance • 10 paid holidays per full calendar year • 1 floating holiday for non-exempt employees • 1 paid day off for employee’s birthday • paid year-end holiday shutdown • 4 paid days off for personal wellness • 16 days of paid vacation time per full calendar year for non-exempt employees • flexible vacation time off program for exempt employees • 80 hours of sick time off provided on hire date and each January 1st thereafter • optional 10 paid days per full calendar year to volunteer