Senior ASIC Design Engineer

Stelle nicht auf LinkedIn

🕒 vor 3 Monaten

🤠 Texas – Remote

🤠 Texas – Remote

⏰ Vollzeit

🟠 Senior

🧑‍🔧 Maschinenbauingenieur

🦅 H1B-Visum-Sponsor

Dieses Unternehmen hat in der Vergangenheit H1B-Visa gesponsert.

Jetzt Bewerben

Ähnliche Remote-Jobs finden

E-Mail-Benachrichtigung für neue Jobs einrichten

📊 Überprüfen Sie Ihre Lebenslauf-Bewertung für diese Stelle

Verbessern Sie Ihre Chancen auf ein Vorstellungsgespräch, indem Sie Ihre Lebenslauf-Bewertung vor der Bewerbung überprüfen.

Lebenslauf hochladen

Cornelis Networks

WebsiteLinkedInAlle Stellen

51 - 200 Mitarbeiter

🤖 Künstliche Intelligenz

🔧 Hardware

🏢 Unternehmen

💰 €29.000.000 Series B im 2022-11

Artificial Intelligence • Hardware • Enterprise

Cornelis Networks ist ein führender Anbieter intelligenter, skalierbarer High-Performance-Interconnects, die für KI-Anwendungen entwickelt wurden. Das Unternehmen ist darauf spezialisiert, durchgängige, speziell entwickelte High-Performance-Fabrics für kommerzielle, wissenschaftliche, akademische und staatliche Organisationen bereitzustellen. Die Lösungen von Cornelis Networks zielen darauf ab, Leistung, Skalierbarkeit und Effizienz in Hyperscale-, Cloud-AI- und On-Premises-AI/HPC-Umgebungen zu steigern. Die Angebote sind bekannt für skalierbare Architekturen, Lösungen mit hoher Bandbreite sowie universelle Kompatibilität mit Beschleunigern und GPUs. Entstanden als Intel-Spin-off ist das Unternehmen bestens positioniert, bestehende Technologien wie InfiniBand und Ethernet herauszufordern und fortschrittliche Interconnects bereitzustellen, die moderne KI-Infrastrukturen antreiben.

Beschreibung

• Implement RTL designs using Verilog/System Verilog for high-speed data paths and packet processing logic • Collaborate with verification engineers to create block- and system-level test plans to ensure comprehensive design coverage • Define timing constraints for RTL blocks and work with Physical Design engineers to optimize timing closure • Support post-silicon validation, collaborating with hardware, firmware, and software teams to debug and resolve ASIC issues • Contribute to performance optimization and power-aware design strategies for Host Fabric Interface subsystems

🎯 Anforderungen

• B.S. or M.S. degree in Computer Engineering, Electrical Engineering, or related field • 8+ years of post-college experience in digital design with proficiency in Verilog and System Verilog • Experience in RTL design for high-speed data paths or packet processing in ASICs • Deep understanding of Host Ethernet adaptor architectures • Familiarity with timing closure and modern physical design methodologies • Proven ability in system-level debug and root cause analysis of technical issues • Strong verbal and written communication skills

🏖️ Vorteile

• health and retirement benefits • equity, cash, and incentives • medical, dental, and vision coverage • disability and life insurance • dependent care flexible spending account • accidental injury insurance • pet insurance • generous paid holidays • 401(k) with company match • Open Time Off (OTO) • sick time • bonding leave • pregnancy disability leave