Verification Engineer

🕒 vor 1 Monat

Jetzt Bewerben

Ähnliche Remote-Jobs finden

E-Mail-Benachrichtigung für neue Jobs einrichten

📊 Überprüfen Sie Ihre Lebenslauf-Bewertung für diese Stelle

Verbessern Sie Ihre Chancen auf ein Vorstellungsgespräch, indem Sie Ihre Lebenslauf-Bewertung vor der Bewerbung überprüfen.

Lebenslauf hochladen

Delos Data

WebsiteLinkedInAlle Stellen

11 - 50 Mitarbeiter

🏭 Fertigung

💼 Beratung

📦 Logistik

Manufacturing • Consulting • Logistics

Delos Data ist ein Unternehmen von Software-, System- und Siliziumexperten, das spezialisierte Interconnects und Infrastrukturen entwickelt, die für AI-Inferenz optimiert sind. Sie konzentrieren sich darauf, die Rechen- und Speicherressourcen effizient zu verteilen, um die Inferenz schneller und reaktionsschneller zu gestalten. Sie bieten Echtzeit-Einblicke in eine stets aktive AI-Infrastruktur und positionieren ihre Technologie für den Einsatz in Enterprise-AI-Umgebungen. Delos legt besonderen Wert auf Inferenz-spezifische Netzwerke und Hardware-Designs, anstatt bereits bestehende HPC- oder Cloud-Traininglösungen zu verwenden. Sie engagieren sich in der AI-Community auf Veranstaltungen, wie dem NVIDIA GTC.

Beschreibung

• Develop, implement, and maintain RTL verification environments using UVM or equivalent methodologies • Create and execute coverage-driven verification plans aligned with design specifications • Develop directed and constrained-random test cases and sequences to validate functionality and identify corner cases • Analyze simulation results, debug complex verification and design issues, and perform root-cause analysis in collaboration with RTL design engineers • Implement and track functional and code coverage, driving verification to closure • Develop reusable verification components and write SystemVerilog Assertions (SVA) • Participate in design and verification reviews, providing input on design testability, correctness, and optimization • Automate regression testing and enhance verification infrastructure using Python and scripting • Contribute to continuous improvement of verification processes, tools, and methodologies

🎯 Anforderungen

• Bachelor’s or Master’s degree in Electrical Engineering, Computer Engineering, or a related field • 7+ years of experience in digital design verification • Strong hands-on experience with UVM-based or similar verification methodologies • Proficiency in SystemVerilog, UVM, and Python • Experience with industry-standard EDA tools (e.g., Synopsys VCS, Siemens/Mentor Questa, Cadence Xcelium) • Solid understanding of digital design fundamentals • Experience verifying standard bus and interconnect protocols such as AXI, AXI-S, and APB • Experience with high-speed communication protocols including PCIe, Ethernet (10G/40G/100G), SPI, and I²C • Strong analytical and problem-solving skills • Clear written and verbal communication skills for cross-functional collaboration • High attention to detail and ability to deliver reliable, high-quality verification outcomes • Ability to work independently and manage tasks to completion.

🏖️ Vorteile

• meaningful equity • benefits • 401(k)