Senior ASIC Physical Design Engineer

🕒 vor 1 Monat

Jetzt Bewerben

Ähnliche Remote-Jobs finden

E-Mail-Benachrichtigung für neue Jobs einrichten

📊 Überprüfen Sie Ihre Lebenslauf-Bewertung für diese Stelle

Verbessern Sie Ihre Chancen auf ein Vorstellungsgespräch, indem Sie Ihre Lebenslauf-Bewertung vor der Bewerbung überprüfen.

Lebenslauf hochladen

K2 Space Corporation

WebsiteLinkedInAlle Stellen

11 - 50 Mitarbeiter

Gegründet 2022

🎖️ Verteidigung

📦 Logistik

🏭 Fertigung

Defense • Logistics • Manufacturing

Die K2 Space Corporation ist ein in Kalifornien ansässiger Hersteller in der Raumfahrtindustrie, der große, leistungsstarke Satellitenbusse entwirft und produziert. Diese sollen deutlich mehr Leistung, Masse und Nutzlastvolumen zu geringeren Kosten als herkömmliche große Satelliten bieten. Das Unternehmen legt Wert auf Produktionslinienfertigung und kommerzielle Lieferketten, um Durchlaufzeiten zu verkürzen und die Kosten pro Einheit zu senken. Dies ermöglicht Multi-Manifest-Starts und Multi-Orbit-Missionen in LEO (Low Earth Orbit), MEO (Medium Earth Orbit), GEO (Geostationary Earth Orbit) und im zislunaren Raum. K2 bedient kommerzielle, wissenschaftliche sowie Regierungs-/Verteidigungskunden und konzentriert sich auf Missionen, die hohe Datenübertragungskapazitäten und leistungsstarke Nutzlasten erfordern.

Beschreibung

• Execute the complete physical design flow for complex SoC blocks and top-level integration, including synthesis, floorplanning, place & route, CTS, STA, and physical verification. • Perform timing closure and optimization across multiple corners and modes using industry-standard tools. • Collaborate with front-end, verification, and DFT teams to ensure clean handoff and predictable convergence. • Work with external physical design service providers and internal leads to review deliverables, resolve issues, and ensure schedule alignment. • Develop and maintain scripts and automation to improve flow efficiency and consistency. • Support physical sign-off activities including DRC/LVS, IR drop, EM, and power analysis. • Assist in chip-level integration, ECOs, and tapeout preparation. • Contribute to methodology development, tool evaluation, and flow documentation. • Support your product through production and spaceflight.

🎯 Anforderungen

• Bachelor’s or Master’s degree in Electrical Engineering, Computer Engineering, or related field • 5–10 years of experience in ASIC physical design for complex SoCs • Hands-on experience with industry-standard tools (Synopsys ICC2/Fusion Compiler, Cadence Innovus, or equivalent) • Strong understanding of timing analysis, power optimization, and physical verification flows • Experience with hierarchical or flat SoC design methodologies • Familiarity with FinFET technologies • Working knowledge of DFT, UPF/CPF power intent, and ECO implementation • Strong problem-solving skills and ability to work cross-functionally in fast-paced environments.

🏖️ Vorteile

• Comprehensive benefits package including paid time off • medical/dental/vision coverage • life insurance • paid parental leave • equity in the company