Senior DFT Engineer

🕒 vor 1 Monat

Jetzt Bewerben

Ähnliche Remote-Jobs finden

E-Mail-Benachrichtigung für neue Jobs einrichten

📊 Überprüfen Sie Ihre Lebenslauf-Bewertung für diese Stelle

Verbessern Sie Ihre Chancen auf ein Vorstellungsgespräch, indem Sie Ihre Lebenslauf-Bewertung vor der Bewerbung überprüfen.

Lebenslauf hochladen

K2 Space Corporation

WebsiteLinkedInAlle Stellen

11 - 50 Mitarbeiter

Gegründet 2022

🎖️ Verteidigung

📦 Logistik

🏭 Fertigung

Defense • Logistics • Manufacturing

Die K2 Space Corporation ist ein in Kalifornien ansässiger Hersteller in der Raumfahrtindustrie, der große, leistungsstarke Satellitenbusse entwirft und produziert. Diese sollen deutlich mehr Leistung, Masse und Nutzlastvolumen zu geringeren Kosten als herkömmliche große Satelliten bieten. Das Unternehmen legt Wert auf Produktionslinienfertigung und kommerzielle Lieferketten, um Durchlaufzeiten zu verkürzen und die Kosten pro Einheit zu senken. Dies ermöglicht Multi-Manifest-Starts und Multi-Orbit-Missionen in LEO (Low Earth Orbit), MEO (Medium Earth Orbit), GEO (Geostationary Earth Orbit) und im zislunaren Raum. K2 bedient kommerzielle, wissenschaftliche sowie Regierungs-/Verteidigungskunden und konzentriert sich auf Missionen, die hohe Datenübertragungskapazitäten und leistungsstarke Nutzlasten erfordern.

Beschreibung

• Define and implement DFT architecture for mixed-signal SoCs, including scan, MBIST, LBIST, and boundary scan. • Lead RTL-level DFT insertion, scan chain insertion and optimization, test point insertion, and low-power DFT methodologies. • Own ATPG flow development and execution by generating high-quality stuck-at, transition, and path delay test patterns. Drive coverage closure and pattern optimization and debug pattern failure and silicon correlation. • Develop and integrate DFT strategies for mixed-signal blocks, including wrapper-based approaches, and analog test interfaces and BIST solutions. • Collaborate with RTL, DV, and PD teams to ensure clean DFT integration at RTL and gate-level, and timing and physical constraints alignment (scan reordering, compression, etc.). • Drive DFT verification and signoff, including Scan/ATPG coverage metrics, DRC/Lint checks (DFT rule compliance), gate-level simulation and pattern validation. • Support bring-up and silicon debug activities by analyzing tester failures, yield issues, and ATPG pattern correlation with silicon behavior. • Contribute to methodology development, automation, and flow improvements.

🎯 Anforderungen

• B.S. or M.S. in Electrical Engineering or related field. • 7+ years of experience in DFT for complex SoCs. • Strong hands-on experience with RTL DFT insertion (scan, compression, test points) and ATPG tools and flows. • Deep understanding of scan architectures, compression techniques, fault models (stuck-at, transition, bridging, path delay), coverage analysis and closure strategies. • Experience with low-power DFT techniques. • Familiarity with mixed-signal integration challenges and test methodologies. • Strong debugging skills across RTL, gate-level, and silicon.

🏖️ Vorteile

• Comprehensive benefits package including paid time off • Medical/dental/vision coverage • Life insurance • Paid parental leave • Many other perks