Physical Design Engineer – Die-to-Die Interface, RTL to GDSII

Stelle nicht auf LinkedIn

🕒 vor 4 Monaten

Jetzt Bewerben

Ähnliche Remote-Jobs finden

E-Mail-Benachrichtigung für neue Jobs einrichten

📊 Überprüfen Sie Ihre Lebenslauf-Bewertung für diese Stelle

Verbessern Sie Ihre Chancen auf ein Vorstellungsgespräch, indem Sie Ihre Lebenslauf-Bewertung vor der Bewerbung überprüfen.

Lebenslauf hochladen

Tenstorrent Inc.

WebsiteLinkedInAlle Stellen

51 - 200 Mitarbeiter

Gegründet 2016

🏭 Fertigung

💼 Beratung

🤖 Künstliche Intelligenz

Manufacturing • Consulting • Artificial Intelligence

Tenstorrent ist ein führendes Technologieunternehmen mit Sitz in Santa Clara, Kalifornien, das sich auf KI-Halbleiter und Rechenlösungen spezialisiert hat. Sie haben fortschrittliche Produkte wie die TT-QuietBox entwickelt, eine flüssigkeitsgekühlte Workstation für die Entwicklung von KI-Modellen, und den Tenstorrent Galaxy, einen Hochleistungs-KI-Rechennodriek Server. Vor kurzem hat Tenstorrent über 693 Millionen US-Dollar in einer Series-D-Finanzierungsrunde gesichert, um seine KI-Chip-Fähigkeiten zu verbessern und Marktführern im Bereich von KI-Rechenzentren Konkurrenz zu machen.

Beschreibung

• Lead Die-to-Die (D2D) physical implementation and closure, taking high-speed D2D PHYs/controllers from netlist to tapeout. • Own the full PD flow (RTL-to-GDSII): synthesis, floorplanning, P&R, CTS, optimization, and sign-off. • Drive timing and verification, including full STA (setup/hold), SI analysis (crosstalk, IR drop), and achieving sign-off quality DRC/LVS. • Improve and maintain physical design methodologies, flows, and automation scripts (Tcl, Python), with specific focus on D2D routing, power grid design, and timing closure. • Partner closely with full-chip/chiplet teams to meet all tapeout requirements and with the analog design team to resolve interface issues (LEF/LIB, constraints, integration/debug). • Apply strong EDA tool expertise across Synopsys/Cadence/Mentor for implementation, analysis, and verification.

🎯 Anforderungen

• A seasoned ASIC Physical Design Engineer with 5+ years at advanced nodes (7nm or below) and multiple successful tapeouts. • Strong in full-chip implementation, comfortable owning blocks from RTL to GDSII across synthesis, floorplanning, place-and-route, CTS, and sign-off. • Deeply familiar with high-speed interfaces (D2D, PCIe, HBM, SerDes) and the physical challenges that come with them (timing, signal integrity, power integrity). • Detail-oriented and methodical with STA, constraints, and closure for complex, high-speed designs. • A hands-on problem solver who enjoys collaborating across analog, digital, and full-chip teams to debug tough issues.

🏖️ Vorteile

• Highly competitive compensation package • Health insurance • Professional development opportunities • Equal opportunity employer