Digital Flow Enablement Solutions Architect

Stelle nicht auf LinkedIn

🕒 vor 2 Monaten

🏄 California, Massachusetts – Remote

🏄 California – Remote 🍂 Massachusetts – Remote

💵 $157.500 - $292.500 / Jahr

⏰ Vollzeit

🟠 Senior

🔴 Experte

💻 Lösungsingenieur

🦅 H1B-Visum-Sponsor

Dieses Unternehmen hat in der Vergangenheit H1B-Visa gesponsert.

Jetzt Bewerben

Ähnliche Remote-Jobs finden

E-Mails für Remote-Jobs erhalten

📊 Überprüfen Sie Ihre Lebenslauf-Bewertung für diese Stelle

Verbessern Sie Ihre Chancen auf ein Vorstellungsgespräch, indem Sie Ihre Lebenslauf-Bewertung vor der Bewerbung überprüfen.

Lebenslauf hochladen

Cadence Design Systems

WebsiteLinkedInAlle Stellen

10.000+ Mitarbeiter

Cadence ist ein führendes Unternehmen im Bereich Elektronik- und Systemdesign und baut auf mehr als 30 Jahre Erfahrung in der Entwicklung von Software für Berechnungen auf. Das Unternehmen wendet seine Strategie des Intelligent System Design an, um Software, Hardware und IP bereitzustellen, die Designkonzepte in die Realität umsetzen. Die Kunden von Cadence sind die innovativsten Unternehmen der Welt und liefern herausragende elektronische Produkte von Chips über Platinen bis hin zu kompletten Systemen für die dynamischsten Marktanwendungen, einschließlich Hyperscale-Computing, 5G-Kommunikation, Automobilbranche, Mobilgeräte, Luft- und Raumfahrt, Konsumgüter, Industrie und Gesundheitswesen. Seit acht Jahren in Folge wurde Cadence von der Zeitschrift Fortune zu einem der 100 besten Unternehmen zum Arbeiten gewählt.

Beschreibung

• Leading customer engagements on standard cell library optimization and RTL->GDS enablement, including techLEF creation and updates, mapping files, and general flow development. • Interfacing with customers regarding digital flow enablement and methodologies, including: timing characterization, including sensitivity modeling, Physical view generation (LEF, GDS, abstracts, etc) Logical view generation (LIB, CDL, Spectre, etc) Technology LEF creation for digital tools MSOA flows • Performing design of experiments and running Genus/Innovus to validate techLEF correctness and library performance and DRC correctness • Tempus timing flow development and validation • Working closely with R&D on tools and methodology improvements • Other digital P&R tasks as needed by the group • Processes nodes range from 1.4nm to 350nm, with majority of work at GAA advanced nodes

🎯 Anforderungen

• Bachelor’s degree with at least 12-16 years of design/EDA experience or Master’s degree with at least 10 years of experience. • Knowledge of standard cell and IO design, optimization and characterization methodology including LLE/LDE effects • Excellent digital simulation and debug skills • Experience with techLEF development at advanced nodes a must • Understanding of Liberty (.lib), Verilog & other views, such as NLDM, CCS & ECSM • Strong knowledge of Digital Design flows and Static Timing Analysis • Prior experience with ASIC digital implementation flows and EDA tools is required • Experience with advanced nodes (5nm and below) required. • Good programming knowledge in Unix, Shell scripting, perl and importantly TCL • Strong customer-facing communication and problem solving skills • Strong personal drive for continuous learning and expanding professional skill sets • Excellent verbal and written communication skills • Familiar with EDA tool: Characterization: Liberate, Liberate MX, Liberate AMS Simulators: Spectre, AMS, Xcelium Digital: Genus, Innovus, Tempus, Voltus, PrimeTime etc

🏖️ Vorteile

• paid vacation and paid holidays • 401(k) plan with employer match • employee stock purchase plan • a variety of medical, dental and vision plan options • and more.