Senior Manager, ASIC Design Engineering

🕒 vor 29 Tagen

🏄 California – Remote

🏄 California – Remote

⏰ Vollzeit

🟠 Senior

🧑‍🔧 Maschinenbauingenieur

🦅 H1B-Visum-Sponsor

Dieses Unternehmen hat in der Vergangenheit H1B-Visa gesponsert.

Jetzt Bewerben

Ähnliche Remote-Jobs finden

E-Mail-Benachrichtigung für neue Jobs einrichten

📊 Überprüfen Sie Ihre Lebenslauf-Bewertung für diese Stelle

Verbessern Sie Ihre Chancen auf ein Vorstellungsgespräch, indem Sie Ihre Lebenslauf-Bewertung vor der Bewerbung überprüfen.

Lebenslauf hochladen

Cornelis Networks

WebsiteLinkedInAlle Stellen

51 - 200 Mitarbeiter

🤖 Künstliche Intelligenz

🔧 Hardware

🏢 Unternehmen

💰 €29.000.000 Series B im 2022-11

Artificial Intelligence • Hardware • Enterprise

Cornelis Networks ist ein führender Anbieter intelligenter, skalierbarer High-Performance-Interconnects, die für KI-Anwendungen entwickelt wurden. Das Unternehmen ist darauf spezialisiert, durchgängige, speziell entwickelte High-Performance-Fabrics für kommerzielle, wissenschaftliche, akademische und staatliche Organisationen bereitzustellen. Die Lösungen von Cornelis Networks zielen darauf ab, Leistung, Skalierbarkeit und Effizienz in Hyperscale-, Cloud-AI- und On-Premises-AI/HPC-Umgebungen zu steigern. Die Angebote sind bekannt für skalierbare Architekturen, Lösungen mit hoher Bandbreite sowie universelle Kompatibilität mit Beschleunigern und GPUs. Entstanden als Intel-Spin-off ist das Unternehmen bestens positioniert, bestehende Technologien wie InfiniBand und Ethernet herauszufordern und fortschrittliche Interconnects bereitzustellen, die moderne KI-Infrastrukturen antreiben.

Beschreibung

• Own ASIC RTL delivery schedules across major milestones by tracking, monitoring, and reporting progress against committed plans • Utilize data-driven insights to predict schedule risks and proactively reallocate human resources to keep the project on track • Align RTL delivery schedules with DV and emulation enablement and manage feedback loops and dependencies efficiently • Facilitate physical design handoffs by ensuring design teams provide high-quality RTL and constraints that minimize timing-closure iterations • Track physical design feedback and delivery schedules to support physical design signoff and tape-out milestones • Lead long-term headcount planning and organizational design for the ASIC department • Identify skill gaps and execute global talent acquisition strategies that support the product roadmap

🎯 Anforderungen

• 15+ years in the semiconductor industry, preferably in high performance designs on advanced technology nodes, with at least 5 years in people management • B.S. or M.S. in Computer Engineering, Electrical Engineering, or related technical field, or equivalent practical experience • Deep understanding of the interaction between Design, Verification, Emulation, and Physical Design teams • Proven ability to lead large engineering organizations through multiple full-cycle ASIC product launches in a remote environment • Ability to coordinate across multiple projects, manage risks and escalations, and work under tight schedules and budget constraints • Strong technical expertise in microarchitecture development, RTL coding (Verilog/System Verilog), synthesis, STA/timing closure, physical design, and verification methodologies • Exposure to one or more industry standards/protocol stacks such as PCIe, Ethernet, UCIe, UALink • Demonstrated ability to optimize designs for PPA (power, performance, area) and to integrate major subsystems (interconnect, I/O, memory)

🏖️ Vorteile

• Competitive compensation package that includes equity, cash, and incentives • Health and retirement benefits • Generous paid holidays • 401(k) with company match • Open Time Off (OTO) for regular full-time exempt employees • Sick time, bonding leave, and pregnancy disability leave