Senior Staff Design Engineer, IC Layout

Stelle nicht auf LinkedIn

🕒 vor 14 Tagen

Jetzt Bewerben

Ähnliche Remote-Jobs finden

E-Mail-Benachrichtigung für neue Jobs einrichten

📊 Überprüfen Sie Ihre Lebenslauf-Bewertung für diese Stelle

Verbessern Sie Ihre Chancen auf ein Vorstellungsgespräch, indem Sie Ihre Lebenslauf-Bewertung vor der Bewerbung überprüfen.

Lebenslauf hochladen

University of Washington, Department of Electrical & Computer Engineering

WebsiteLinkedInAlle Stellen

501 - 1000 Mitarbeiter

Gegründet 1905

📚 Bildung

🔬 Wissenschaft

Education • Engineering • Science

Die Abteilung für Elektrotechnik & Computertechnik der University of Washington ist eine akademische Abteilung, die sich auf die Förderung von Bildung und Forschung in den Bereichen Elektrotechnik und Computertechnik konzentriert. Sie bietet eine Reihe von Bachelor- und Masterprogrammen an, legt Wert auf Innovation im Ingenieurwesen und führt wegweisende Forschung in verschiedenen Bereichen wie Mikroelektronik, Robotik und Quantentechnologie durch. Die Abteilung fördert eine vielfältige und inklusive Gemeinschaft und bietet den Studierenden zahlreiche Möglichkeiten für praktisches Lernen, Forschung und Zusammenarbeit mit Branchenführern.

Beschreibung

• Leverage Top-Down Bottom-Up (TDBU) floorplan methodology to create and refine the RFID or Reader IC floorplan • Work closely with the analog and digital design teams on floor planning and signal distribution • Coordinate with program managers to track layout and floorplan activities • Conduct layout reviews and complete full-chip closure activities • Perform detailed transistor-level layout of RF, mixed-signal, and analog circuit blocks • Participate in the IC layout methodology roadmap

🎯 Anforderungen

• Bachelor’s or master’s degree in computer or electrical engineering or a related technical field, with 12+ years of experience • Experience in custom analog, RF, and mixed-signal layout, with ability to lead complex ICs from conception to tapeout • Expert in full-chip/SOC-level floorplanning and integration • Understanding of semiconductor manufacturing processes and foundry technologies across advanced process nodes down to 16nm • Strong technical project management skills • Ability to lead and mentor other layout engineers

🏖️ Vorteile

• Health insurance • 401(k) plan and company match • Merit increases • Annual bonus • Stock options • Open paid time-off policy