Senior Research Engineer für NoC (Network-on-Chip)

Stelle nicht auf LinkedIn

🔥 vor 21 Minuten

🇩🇪 Deutschland – Remote

⏰ Vollzeit

🟠 Senior

📚 Forschungsingenieur

👻 Geisterscore 12%

Was es bedeutet: die Wahrscheinlichkeit, dass für diese Stelle niemand wirklich einstellt.So liest du es: 60 % oder höher heißt, wir halten das für einen Geisterjob. Niedrigere Werte sind weniger bedenklich.Warum dieser Wert:

• Gerade erst veröffentlicht.
• Kein Gehalt angegeben.

Jetzt Bewerben

Deinen Lebenslauf-Score prüfen

Lebenslauf + Anschreiben anpassen

Ähnliche Remote-Jobs finden

☆ Speichern☑️ Als beworben markieren❌ Ausblenden

Problem melden

SpiNNcloud

WebsiteLinkedInAlle Stellen

11 - 50 Mitarbeiter

Gegründet 2021

🏭 Fertigung

💼 Beratung

📦 Logistik

Manufacturing • Consulting • Logistics

SpiNNcloud ist ein Unternehmen für KI-Hardware, das gehirninspirierte (neuromorphe) Supercomputing-Infrastrukturen entwickelt, die für ultra-energieeffiziente Inferenzen der nächsten Generation generativer KI optimiert sind. Die Chipfamilien SpiNNaker2 und SpiNNext sowie die Systemarchitektur nutzen ereignisbasierte, dynamische Sparsamkeitsberechnungen, die eine um Größenordnungen bessere Energieeffizienz als herkömmliche GPUs bieten und sind darauf ausgelegt, auf Supercomputerniveau zu skalieren, während sie sowohl Forschungseinrichtungen als auch kommerzielle KI-Inferenz-Workloads unterstützen. SpiNNcloud hat das Ziel, die KI-Infrastruktur zu demokratisieren, indem es die energiekostenintensive Ausführung großer Modelle reduziert.

Beschreibung

• Untersuchen und bewerten Sie NoC-Topologien, Router- und Switch-Designs, Arbitrierung, Flusssteuerung, QoS und Überlastungssteuerung • Erstellen und pflegen Sie Architekturmodelle und Simulationen mit SST, gem5 oder eigenen Modellen auf Zyklus- und Analyseebene • Entwickeln Sie Traffic-Generatoren, die reale ML-Workloads abbilden, einschließlich kollektiver Kommunikation, Tensor-Parallelismus und Speicherverkehr • Analysieren Sie Zielkonflikte zwischen Energieverbrauch, Leistung und Chipfläche (PPA) und untermauern Sie Empfehlungen durch quantitative Nachweise • Stellen Sie durch Analysen, formale Methoden oder Simulationen sicher, dass Designs frei von Deadlocks und Livelocks sind • Untersuchen Sie adaptive Routing-Strategien und Topologieoptionen • Überführen Sie komplexe Protokoll- und IP-Spezifikationen, einschließlich AXI, CHI und APB, in klare Designanforderungen • Bewerten Sie Interconnect-IP von Drittanbietern und unterstützen Sie Entscheidungen zwischen Eigenentwicklung und Zukauf • Beurteilen Sie, wie RDMA-Konzepte und Chip-to-Chip-Schnittstellen den Datentransfer zwischen Beschleunigern auf Systemebene prägen • Präsentieren Sie Ergebnisse und Empfehlungen gegenüber Architektur- und Führungsteams • Wirken Sie an Veröffentlichungen und Patenten zu On-Chip-Netzwerken und Datenbewegung für ML mit • Berichten Sie an den CTO und arbeiten Sie eng mit den Teams für Chiparchitektur, Hardware und Software zusammen

🎯 Anforderungen

• Promotion oder Masterabschluss mit gleichwertiger Forschungserfahrung in Elektrotechnik, Computer Engineering, Informatik oder einem verwandten Fachgebiet • Mehrjährige Erfahrung auf Senior-Level in der NoC- oder Interconnect-Architektur, in der Industrie oder in der angewandten Forschung • Fundierte Kenntnisse in On-Chip-Interconnects und Traffic-Management: NoC-Topologien, Router und Switches, Arbitrierung, Flusssteuerung, QoS und Überlastungssteuerung • Gutes Verständnis von ML-Workloads und Beschleunigerarchitekturen, einschließlich kollektiver Kommunikation, Tensor-Parallelismus und Speicherverkehr • Praktische Kenntnisse von On-Chip-Protokollen wie AXI, CHI oder AHB • Verständnis von RDMA-Konzepten und -Transporten (InfiniBand, RoCE), einschließlich Queue Pairs, Speicherregistrierung und Zero-Copy-Transfers • Erfahrung in der quantitativen Bewertung von Zielkonflikten zwischen Energieverbrauch, Leistung und Chipfläche (PPA) • Praktische Erfahrung mit Architekturmodellierung und Simulationen unter Verwendung von SST, gem5 oder eigenen Modellen • Sehr gute Kenntnisse in Python und C++ • Fähigkeit, komplexe Protokoll- und IP-Spezifikationen zu lesen und daraus klare Designanforderungen abzuleiten • Erfahrung mit der Vermeidung von Deadlocks und Livelocks, adaptivem Routing oder der Untersuchung von Topologien • Klare schriftliche und mündliche Kommunikation auf Englisch • Proaktive und kooperative Arbeitsweise bei offenen Problemstellungen • Erfahrung mit Chip-to-Chip- und Die-to-Die-Schnittstellen wie PCIe, Ethernet oder UCIe von Vorteil • Erfahrung mit Speicher-Subsystemen wie HBM und CXL von Vorteil • Veröffentlichungen oder Patente zu On-Chip-Netzwerken, Interconnect-Architektur oder Datenbewegung für ML oder HPC von Vorteil • Vertrautheit mit massiv parallelen Architekturen von Vorteil • Bewerber müssen ihren aktuellen Aufenthaltsort angeben und mitteilen, ob sie für die Arbeit in Deutschland eine Unterstützung bei der Visumerteilung und/oder beim Umzug benötigen

🏖️ Vorteile

• 30 Urlaubstage pro Jahr • Bis zu zwei Wochen Arbeiten aus dem Ausland • Arbeit an hochmoderner Technologie für Sparse Computing • Tätigkeit mit großem Einfluss und direkter Mitgestaltung der Architektur von SpiNNext • Kooperative Teamkultur mit erfahrenen Ingenieurinnen und Ingenieuren aus Wissenschaft und Industrie • Beteiligung am Unternehmenserfolg eines wachsenden Deep-Tech-Unternehmens

📊 Überprüfen Sie Ihre Lebenslauf-Bewertung für diese Stelle

Verbessern Sie Ihre Chancen auf ein Vorstellungsgespräch, indem Sie Ihre Lebenslauf-Bewertung vor der Bewerbung überprüfen.

Lebenslauf hochladen