Senior Research Engineer für NoC (Network-on-Chip)

Stelle nicht auf LinkedIn

🔥 vor 40 Minuten

🇩🇪 Deutschland – Remote

⏰ Vollzeit

🟠 Senior

📚 Forschungsingenieur

👻 Geisterscore 12%

Was es bedeutet: wie wahrscheinlich diese Stelle offen bleibt, ohne dass aktiv eingestellt wird.So liest du es: 60 % oder höher heißt, wir halten das für einen Geisterjob. Niedrigere Werte sind weniger bedenklich.Wie wir werten: Dauer offen, Neuveröffentlichungen, offene Stellen vs Teamgröße, wie schnell Stellen geschlossen werden, und ob ein Gehalt angegeben ist.Hinweis: eine Schätzung aus öffentlichen Daten, kein Urteil über das Unternehmen. Echte Stellen können hoch punkten, nutze es also als Hinweis, nicht als Fakt.

Jetzt Bewerben

Ähnliche Remote-Jobs finden

E-Mail-Benachrichtigung für neue Jobs einrichten

📊 Überprüfen Sie Ihre Lebenslauf-Bewertung für diese Stelle

Verbessern Sie Ihre Chancen auf ein Vorstellungsgespräch, indem Sie Ihre Lebenslauf-Bewertung vor der Bewerbung überprüfen.

Lebenslauf hochladen

SpiNNcloud

WebsiteLinkedInAlle Stellen

11 - 50 Mitarbeiter

Gegründet 2021

🏭 Fertigung

💼 Beratung

📦 Logistik

Manufacturing • Consulting • Logistics

SpiNNcloud ist ein Unternehmen für KI-Hardware, das gehirninspirierte (neuromorphe) Supercomputing-Infrastrukturen entwickelt, die für ultra-energieeffiziente Inferenzen der nächsten Generation generativer KI optimiert sind. Die Chipfamilien SpiNNaker2 und SpiNNext sowie die Systemarchitektur nutzen ereignisbasierte, dynamische Sparsamkeitsberechnungen, die eine um Größenordnungen bessere Energieeffizienz als herkömmliche GPUs bieten und sind darauf ausgelegt, auf Supercomputerniveau zu skalieren, während sie sowohl Forschungseinrichtungen als auch kommerzielle KI-Inferenz-Workloads unterstützen. SpiNNcloud hat das Ziel, die KI-Infrastruktur zu demokratisieren, indem es die energiekostenintensive Ausführung großer Modelle reduziert.

Beschreibung

• Untersuchung und Bewertung von NoC-Topologien, Router- und Switch-Designs, Arbitrierung, Flusssteuerung, QoS und Überlastungssteuerung • Aufbau und Pflege von Architekturmodellen und Simulationen mit SST, gem5 oder eigenen taktzyklusgenauen und analytischen Modellen • Entwicklung von Traffic-Generatoren, die reale ML-Workloads abbilden, einschließlich kollektiver Kommunikation, Tensor-Parallelismus und Speicherverkehr • Analyse von Zielkonflikten zwischen Energieverbrauch, Leistung und Chipfläche (PPA) sowie fundierte Empfehlungen auf Basis quantitativer Daten • Sicherstellung von Deadlock- und Livelock-freien Designs durch Analyse, formale Methoden oder Simulation • Untersuchung adaptiver Routing-Strategien und verschiedener Topologieoptionen • Überführung komplexer Protokoll- und IP-Spezifikationen wie AXI, CHI und APB in klare Designanforderungen • Bewertung von Interconnect-IP von Drittanbietern und Unterstützung bei Make-or-Buy-Entscheidungen • Bewertung von RDMA-Konzepten und Chip-to-Chip-Schnittstellen für die Datenbewegung von Beschleunigern auf Systemebene • Präsentation von Ergebnissen und Empfehlungen gegenüber Architektur- und Führungsteams • Mitwirkung an Publikationen und Patenten zu On-Chip-Netzwerken und Datenbewegung für ML • Berichterstattung an den CTO sowie Zusammenarbeit mit den Teams für Chiparchitektur, Hardware und Software

🎯 Anforderungen

• Promotion oder Masterabschluss mit gleichwertiger Forschungserfahrung in Elektrotechnik, Computer Engineering, Informatik oder einem verwandten Fachgebiet • Mehrjährige Erfahrung auf Senior-Level in der NoC- oder Interconnect-Architektur in der Industrie oder angewandten Forschung • Fundierte Kenntnisse in On-Chip-Interconnects und Traffic-Management: NoC-Topologien, Router und Switches, Arbitrierung, Flusssteuerung, QoS und Überlastungssteuerung • Gutes Verständnis von ML-Workloads und Beschleunigerarchitekturen, einschließlich kollektiver Kommunikation, Tensor-Parallelismus und Speicherverkehr • Praktische Kenntnisse von On-Chip-Protokollen wie AXI, CHI oder AHB • Verständnis von RDMA-Konzepten und -Transporten (InfiniBand, RoCE), einschließlich Queue Pairs, Memory Registration und Zero-Copy-Transfers • Erfahrung in der quantitativen Bewertung von Zielkonflikten zwischen Energieverbrauch, Leistung und Chipfläche (PPA) • Praktische Erfahrung mit Architekturmodellierung und Simulation (SST, gem5 oder eigene Modelle) sowie sehr gute Kenntnisse in Python und C++ • Fähigkeit, komplexe Protokoll- und IP-Spezifikationen zu lesen und daraus klare Designanforderungen abzuleiten • Erfahrung mit der Vermeidung von Deadlocks und Livelocks, adaptivem Routing oder der Erkundung von Topologien • Klare schriftliche und mündliche Kommunikation auf Englisch sowie eine proaktive, kooperative Arbeitsweise bei ergebnisoffenen Problemstellungen

🏖️ Vorteile

• 30 Tage Jahresurlaub • Bis zu zwei Wochen Arbeiten aus dem Ausland • Mitarbeit an innovativer Technologie für Sparse Computing • Wirkungsvolle Position mit direktem Einfluss auf die Architektur von SpiNNext • Kooperative Teamkultur mit erfahrenen Ingenieurinnen und Ingenieuren aus Wissenschaft und Industrie • Beteiligung am Unternehmenserfolg eines wachsenden Deep-Tech-Unternehmens