Senior Formal Verification Engineer

Stelle nicht auf LinkedIn

🕒 vor 26 Tagen

Jetzt Bewerben

Ähnliche Remote-Jobs finden

E-Mail-Benachrichtigung für neue Jobs einrichten

📊 Überprüfen Sie Ihre Lebenslauf-Bewertung für diese Stelle

Verbessern Sie Ihre Chancen auf ein Vorstellungsgespräch, indem Sie Ihre Lebenslauf-Bewertung vor der Bewerbung überprüfen.

Lebenslauf hochladen

TechBiz Global

WebsiteLinkedInAlle Stellen

51 - 200 Mitarbeiter

📣 Marketing

📦 Logistik

🎯 Rekrutierung

Marketing • Logistics • Recruitment

TechBiz Global ist ein führendes Unternehmen für Recruiting und Softwareentwicklung und darauf spezialisiert, Unternehmen in über 28 Ländern mit Top-Talenten zu vernetzen. Wir betreuen Kunden von Startups bis hin zu Großunternehmen und bringen Expertise in der Besetzung von Schlüsselrollen in Branchen wie FinTech ein. Neben Talent Acquisition bietet TechBiz Global umfassende Softwareentwicklungs-Services, um die Visionen der Kunden in die Realität umzusetzen und digitale Transformationen mit erfahrenen Expertenteams voranzutreiben. Das Unternehmen bietet zudem strategisches CTO-Consulting sowie flexible Outstaffing- und Outsourcing-Lösungen, die Unternehmen dabei unterstützen, Wachstum zu steuern und Technologieprozesse zu optimieren. Als anerkannte Top-Adresse für IT-Recruiting und Consulting ist TechBiz Global darauf ausgerichtet, maßgeschneiderte und innovative Lösungen zu liefern und sicherzustellen, dass Kunden über die notwendigen Werkzeuge für ihren Erfolg verfügen.

Beschreibung

• Reporting directly to the Vector Unit Verification Lead, this is a highly technical Individual Contributor (IC) role. • Design scalable formal testbenches, write mathematical properties, and ensure the algorithmic and architectural integrity of the vector pipeline. • Work with VU microarchitects to identify deep corner-case bugs and achieve formal sign-off on complex arithmetic and execution blocks. • Design, deploy, and maintain robust formal verification environments for Vector Unit sub-blocks. • Implement advanced word-level modeling, bit-blasting, and algebraic rewriting strategies to verify floating-point and integer vector arithmetic units. • Independently diagnose and resolve proof-convergence failures using advanced reduction techniques. • Develop formal environments to mathematically prove compliance with RISC-V Vector Extension specifications. • Collaborate closely with VU simulation engineers for maximum bug-hunting efficiency.

🎯 Anforderungen

• B.S./M.S. in Computer Engineering, Electrical Engineering, or Computer Science with practical industry execution; or a Ph.D. with a research focus on formal methods or computer arithmetic. • 5+ years of production-grade hardware verification experience (or Ph.D. + 1–3 years) with a proven track record of applying formal verification to CPU, GPU, or DSP execution pipelines. • A self-driven engineer who enjoys deep mathematical puzzles, collaborates seamlessly within a localized block-level team. • Strong specialization in arithmetic formal verification, algebraic rewriting, and word-level modeling. • Good working knowledge of high-width execution pipelines, vector execution units, or floating-point/integer arithmetic hardware. • Proficient command of commercial EDA formal tools (e.g., Cadence JasperGold/DPV, Synopsys VC Formal, Siemens OneSpin).

🏖️ Vorteile

• Flexible working hours • Professional development opportunities